7种输入模式、4种输出模式、4种计数频率、4种计数倍率、掉电保存选择
6位多功能计数电路 QA64GS02E6
LSI CMOS
《功能及功能选择开关》
* K1～K9开关， OFF为“0”，ON为“1”。
K2 K1 | 四种输出模式选择 |
0 0 | N | 计达设定值，OUT端上跳为高电平，禁止继续计数。复位（RST端低电平）后OUT端恢复低电平，电路从初值开始重新计数。 |
0 1 | F | 计达设定值，OUT端上跳为高电平，允许继续计数。复位（RST端低电平）后OUT端恢复低电平，电路从初值开始重新计数。 |
1 0 | C | 计达设定值，OUT端输出正脉冲，电路立即自动复位并从初值开始重新计数。输出正脉冲期间允许计数。脉宽由AI端（第2脚）输入电压调整。 |
1 1 | R | 计达设定值，OUT端输出正脉冲，正脉冲结束后电路自动复位并从初值开始重新计数。输出正脉冲期间禁止计数。脉宽由AI端（第2脚）输入电压调整。 |
K4 K3 | 四种计数脉冲频率选择 |
0 0 | 10Hz |
0 1 | 100Hz |
1 0 | 30Hz |
1 1 | 1000Hz |
K6 K5 | 四种计数倍率选择 |
0 0 | ╳1 |
0 1 | ╳10 |
1 0 | ╳100 |
1 1 | ╳1000 |
K9 K8 K7 | 七种计数时钟输入模式选择 |
0 0 0 | 《上沿加模式》：高电平禁止、单时钟上沿加计数 |
0 0 1 | 《下沿加模式》：低电平禁止、单时钟下沿加计数 |
0 1 0 | 《上沿减模式》：高电平禁止、单时钟上沿减计数 |
0 1 1 | 《下沿减模式》：低电平禁止、单时钟下沿减计数 |
1 0 0 | 《加、减模式A》：具方向控制、单时钟上沿可逆计数 |
1 0 1 | 《加、减模式B》：加时钟、减时钟各自上沿可逆计数 |
1 1 0 | 《加、减模式C》：相位差输入可逆计数 |
* K10开关， OFF为“1”，ON为“0”。
《七种计数时钟输入模式》
《上沿加模式》：高电平禁止、单时钟上沿加计数
UP(increment)mode 1
《下沿加模式》：低电平禁止、单时钟下沿加计数
UP(increment)mode 2
《上沿减模式》：高电平禁止、单时钟上沿减计数
DOWN(decrement) mode 1
《下沿减模式》：低电平禁止、单时钟下沿减计数
DOWN(decrement) mode 2
《加、减模式A》：具方向控制、单时钟上沿可逆计数
UP/DOWN A: Command input mode
《加、减模式B》：加时钟、减时钟各自上沿可逆计数
UP/DOWN B: Individual input mode
《加、减模式C》：相位差输入可逆计数
UP/DOWN C: Phase difference input mode
《四种计数输出模式》（Input/Output Mode Setting）
《引出脚及外围电路》
《预定值设定》
预定值由S0至S5六位BCD编码指轮开关（十进制码盘）整定，S0为最低位、S5为最高位。各开关“ON”为“1”、“OFF”为“0”。六位码盘值为全零“000000”时电路实际执行的预定值为最大值“1000000”（最高位的“1”无显示），所以预定值的设定范围为“000001”至“1000000”。
《管脚说明》
CP1∶ 计数输入端。输入端口具有施密特整形电路。计数模式见《七种计数时钟输入模式》。
CP2∶ 计数输入端。输入端口具有施密特整形电路。计数模式见《七种计数时钟输入模式》。
AI∶ 输出模式为C或R时，输出正脉冲脉宽由AI端输入电压调整，调整范围0.02s至5s。
RST∶ 复位输入端，低电平有效。
GATE∶门控暂停控制端，低电平有效。低电平时计数暂停，恢复高电平后计数继续。
OUT∶ 计数符合控制输出端。 输出模式见《四种计数输出模式》
B0～B5∶复用端∶
① 6位共阴LED数码管位选输出端。“1”电平有效。
② 设定开关的数据输入端。设定开关选择详见《功能及功能选择开关》。
a、b、c、d、e、g、SDA/f，复用端∶
① 八位共阴LED数码管的段输出端。“1”有效。
② 设定开关的扫描输出端。
③ SDA∶片外存储芯片（QZC01A）数据端。
SLK∶ 片外存储芯片（QZC01A）时钟端。
SAVE：开启或关闭“掉电免备电数据保持功能”的选择开关输入端，详见《功能及功能选择开关》。
PWT∶早期电源掉电测试输入端。应使此处的电源时间常数小于VCC处的电源时间常数至少200毫秒。 详见《引出脚及外围电路》中电源提供电路。
PWR∶电源电压低落复位端。产生复位的电源电压VRESET=0.7V(R1+R2)╱R1；按图一电路连接，VRESET≈4.2V。PWR端也可直接接电源。